신호처리
ADSP-2181 호환 DSP 코어 IP
정품 ADSP-21xx 오브젝트 코드를 그대로 실행하는 클린룸 RTL DSP 코어 — 단종 부품 기반 시스템의 대체 경로.
개요
레거시 DSP는 그것으로 만든 시스템보다 훨씬 먼저 단종됩니다. 이 코어는 그 문제를 해결합니다. 정식 24-bit ADSP-21xx 명령어 인코딩을 구현했기 때문에 원본 툴체인이 만든 바이너리를 수정 없이 실행합니다 — 소스 포팅도, 알고리즘 재검증도 필요 없습니다.
사이클 정확도는 목표가 아니라 필수 요건으로 다루었습니다. 연산 유닛 · 상태 플래그 · 시퀀서 · 주소 생성기가 원본 타이밍을 재현하므로, 샘플레이트에 민감한 오디오·제어 루프가 동일하게 동작합니다. 인터럽트 진입 마스킹, 보조 레지스터 뱅크, 순환 버퍼, 40-bit MAC 누산기까지 모델링했습니다.
검증은 계층적이고 재현 가능합니다. 회귀 테스트 스위트가 서로 독립된 3종 시뮬레이터에서 사이클 수까지 동일하게 통과하며, 합성 결과에 조합 루프와 최적화 제거 레지스터가 없습니다. 테스트에 사용한 어셈블러도 공개된 명령어 매뉴얼만 근거로 자체 작성했습니다.
파라메트릭 사양
| 용도 | 단종된 ADSP-21xx 계열 부품의 대체 코어 |
|---|---|
| 명령어 세트 | ADSP-21xx, 공개 매뉴얼 기준 24-bit 정식 인코딩 |
| 사이클 정확도 | 필수 요건 — 원본 디바이스와 타이밍 일치 |
| 데이터패스 | 16-bit ALU·시프터, 40-bit MAC 누산기, 주·보조 레지스터 뱅크 |
| 주소 생성기 | 듀얼 DAG, 모듈로(순환) 및 비트리버스 어드레싱 |
| 주변장치 | SPORT, 타이머, 오토버퍼, BDMA, IDMA, 플래그 I/O, 인터럽트 컨트롤러 |
| 검증 | 3종 시뮬레이터에서 사이클 수까지 동일하게 통과하는 회귀 스위트 |
| 합성 | 오류 0, 조합 루프 없음, 최적화 제거 레지스터 없음; Fmax 69.91 MHz(Arria II GX) |
| 툴체인 | 공개 명령어 매뉴얼만 근거로 자체 작성한 어셈블러 |
| 구현 | 순수 Verilog RTL, 벤더 프리미티브 미사용 |
| 상태 | RTL 완성·검증 완료; 실제 레거시 응용 코드로 검증 |
성능
제공 항목
- 합성 가능 Verilog RTL — 코어, 주변장치, 최상위 래퍼
- 명령어 인코딩 명세(단일 진실 공급원)
- 자체 검증 회귀 테스트벤치 및 시뮬레이터 플로우
- 어셈블러 및 툴체인 문서, 통합 가이드(요청 시 제공)
지원 디바이스
타겟/검증 플랫폼. ASIC 공정 수치는 통합 단계에서 특성화됩니다.
원본 오브젝트 코드를 그대로 실행하므로 기존 응용을 소스 수정 없이 이관할 수 있습니다. 레거시 DSP 교체에서 통상 발생하는 위험과 비용(재포팅·재튜닝·재검증)이 대부분 사라집니다.
합성 수치는 레퍼런스 Arria II GX 빌드 기준이며 타깃 디바이스·제약에 따라 달라집니다. 상세 사양·레지스터 맵·테스트 스위트는 문의 바랍니다.
문서
풀 데이터시트·통합 가이드·평가 파일은 문의 바랍니다. 아래에서 요청해 주시면 영업일 1일 내 회신드립니다.
데이터시트 요청응용 분야
견적 요청
견적 또는 평가 요청
프로젝트를 알려주세요. * 표시는 필수입니다. 영업일 1일 내 회신드립니다.