신호처리
스테레오 FM 튜너 IP 코어 (DDC 수신기)
RF 직접 샘플링 FM 수신기를 RTL로 — DDC, CORDIC 복조, 스테레오 MPX 디코딩, 멀티패스 캔슬러를 단일 FPGA에.
개요
FM 수신 신호 체인 전체를 RTL로 구현했습니다. RF 신호를 고속 ADC로 직접 샘플링해 아날로그 IF 단 없이 디지털 다운컨버전(NCO + 복소 믹서)하고, CIC·FIR로 데시메이션한 뒤 CORDIC 위상 미분으로 FM 복조합니다. 19 kHz 파일럿을 복원해 스테레오 MPX를 디코딩하고, 디엠퍼시스(75/50 us) 후 24-bit 오디오를 I2S · S-PDIF · AES-EBU로 출력합니다.
단순 수신을 넘어, 반사파가 만드는 왜곡(실제 방송 환경의 지배적 열화 요인)을 CMA 기반 적응형 멀티패스 캔슬러가 상시 보정합니다. 실제 멀티패스 채널에서 30라운드 인터리브 평가 결과, 4세대 캔슬러는 상호변조 중앙값 0.57 %, 피크 중앙값 0.99 %로 이전 세대 대비 약 25-36 % 개선되었습니다.
데시메이션 비가 샘플 클록에 따라가도록 설계되어 CIC 출력 레이트가 항상 동일하므로, 복조·오디오 단을 손대지 않고 여러 ADC·지역 구성을 하나의 코드베이스로 지원합니다. RSSI · D/U 비 · 편이 · 파일럿 레벨 · 왜곡률 등 계측값을 외부로 노출해 모니터 수신기와 계측 장비에 활용할 수 있습니다.
파라메트릭 사양
| 용도 | RF 직접 샘플링 스테레오 FM 수신·복조 |
|---|---|
| 실측 S/N | 105 dB급 |
| 프런트엔드 | RF 직접 샘플링(LVDS DDR ADC 인터페이스) — 아날로그 IF 없음 |
| 다운컨버전 | 32-bit NCO 튜닝 워드 + 복소 믹서 |
| 데시메이션 | CIC(샘플 클록에 비례하는 데시메이션비) + 대역 선택형 폴리페이즈 FIR |
| 복조 | CORDIC 위상 미분(스테레오 디코더와 공유) |
| 스테레오 디코드 | 19 kHz 파일럿 검출, 38 kHz 부반송파 복원, 분리도 미세조정 |
| 디엠퍼시스 | 75 us / 50 us / off |
| 멀티패스 캔슬러 | 적응형(CMA), 가드 로직 및 warm 재훈련 |
| 오디오 출력 | 24-bit — I2S(96/192 kHz), S-PDIF, AES-EBU(차동) |
| 계측 출력 | RSSI, D/U 비, 편이, 파일럿 레벨, 왜곡률, VU |
| 제어 | 레지스터·시리얼 제어(선국, 대역폭, 뮤트, 모노, 디엠퍼시스, RF 감쇄) |
| 상태 | FPGA 실기 검증 완료, 실제 방송 채널 필드 평가 수행 |
성능
변형
[object Object]
모니터·계측 수신기용 최상위 샘플 클록 구성.
[object Object]
지역별 대역 계획에 맞춘 샘플 클록 — 데시메이션 세트만 교체하고 나머지 체인은 동일.
제공 항목
- 합성 가능 VHDL RTL — DDC, 데시메이션, CORDIC 복조기, 스테레오 디코더, 오디오 출력단
- 제어 FSM을 포함한 적응형 멀티패스 캔슬러
- 통합 가이드, 레지스터 맵, 타이밍 제약(요청 시 제공)
- FPGA 레퍼런스 빌드 및 측정 절차
지원 디바이스
타겟/검증 플랫폼. ASIC 공정 수치는 통합 단계에서 특성화됩니다.
NCO 선국 · 데시메이션 · CORDIC 위상 추출로 이어지는 동일한 직접 샘플링 DDC 체인은 고속 디지털화된 RF 스트림에서 협대역 신호를 복원해야 하는 NMR · MRI 수신 경로의 핵심이기도 합니다. FM 구성은 이 아키텍처의 방송용 인스턴스입니다.
기재된 실측 수치는 레퍼런스 FPGA 빌드와 실채널 필드 평가 기준이며, 최종 성능은 타깃 시스템의 ADC · RF 프런트엔드 · 보드 설계에 따라 달라집니다. 상세 사양과 평가 데이터는 문의 바랍니다.
문서
풀 데이터시트·통합 가이드·평가 파일은 문의 바랍니다. 아래에서 요청해 주시면 영업일 1일 내 회신드립니다.
데이터시트 요청응용 분야
견적 요청
견적 또는 평가 요청
프로젝트를 알려주세요. * 표시는 필수입니다. 영업일 1일 내 회신드립니다.