신호처리
DSP56001 호환 DSP 코어 IP
모토로라 DSP56001 호환을 목표로 하는 24-bit 고정소수점 DSP 코어 — 개발 진행 중, 인코더는 정품 어셈블러 출력과 대조 검증.
개요
DSP56001은 생산 종료 이후에도 오디오·산업 장비 안에 오래 남아 있습니다. 이 코어는 그 공백을 겨냥해 24-bit 고정소수점 아키텍처에 56-bit 누산기 2개, X·Y·프로그램 버스 분리, 모듈로·비트리버스 어드레싱을 갖춘 주소 생성기를 구현합니다.
검증 원칙은 하나입니다 — 자체 가정이 아니라 정품 툴 출력과 대조합니다. 명령어 인코딩을 공식 모토로라 어셈블러와 레퍼런스 어셈블러의 리스팅 4종과 바이트 단위로 대조해 97.6~99.2 % 커버리지에 도달했고, 그중 2종은 불일치 0건입니다. 재구축한 데이터패스(디코더·ALU·주소생성기·시퀀서)는 실제 DSP 커널을 실행하며(FIR 필터가 비트 정확한 결과 산출), 제어흐름 전체(JMP, JSR/RTS, DO 루프, 조건분기)가 동작합니다.
파라메트릭 사양
| 용도 | 단종된 DSP56001 기반 시스템의 대체 코어 |
|---|---|
| 명령어 세트 | 모토로라 DSP56000/56001, 24-bit 인코딩 |
| 데이터패스 | 24-bit 고정소수점, 56-bit 누산기 2개(A/B), MAC |
| 버스 | X·Y 데이터 버스와 프로그램 버스 분리(16-bit 어드레싱) |
| 주소 생성 | R/N/M 레지스터, 후증가·인덱스·모듈로·비트리버스 |
| 제어흐름 | JMP · JSR · RTS(단축·절대), DO 하드웨어 루프, 조건분기 |
| 인코딩 검증 | 공식 어셈블러 리스팅과 바이트 단위 대조 — 4개 코퍼스에서 97.6~99.2 % |
| 코어 실행 | 실제 DSP 커널(예: FIR)이 시뮬레이션에서 비트 정확 실행 |
| 타이밍 모델 | 현재는 기능 수준; 사이클 정확 파이프라인은 개발 항목 |
| 구현 | 순수 Verilog RTL, 벤더 프리미티브 미사용 |
| 상태 | 개발 진행 중 — 협업 기반 범위 확정 |
성능
제공 항목
- 합성 가능 Verilog RTL 코어(디코더·ALU·주소생성기·시퀀서)
- 명령어 인코딩 명세 및 인코더 대조 검증 보고서
- 자체 검증 테스트 프로그램 및 시뮬레이션 플로우
- 고객 호환 요구도에 맞춘 공동개발 범위 제안(요청 시 제공)
지원 디바이스
타겟/검증 플랫폼. ASIC 공정 수치는 통합 단계에서 특성화됩니다.
이 코어는 완성된 drop-in 제품이 아니라 공동개발 형태로 제공합니다. 호환성은 명령어 인코딩 수준에서 검증되었고 데이터패스는 실제 커널을 실행하며, 남은 범위는 고객 요구도에 맞춰 확정합니다.
검증 수치는 공개된 어셈블러 리스팅 대조 실측값이며, 상세 보고서·인코딩 명세·테스트 자료는 문의 바랍니다.
문서
로드맵 제품입니다. 얼리액세스 및 로드맵 상세는 문의해 주세요.
데이터시트 요청응용 분야
견적 요청
견적 또는 평가 요청
프로젝트를 알려주세요. * 표시는 필수입니다. 영업일 1일 내 회신드립니다.